SOLID-STATE IMAGE PICKUP DEVICE AND ITS DRIVE METHOD

Patent number:

JP10145681

Publication date:

1998-05-29

Inventor:

UENO TAKAHISA

Applicant:

SONY CORP

Classification:

- international:

H01L27/146; H04N5/335; H01L27/146; H04N5/335;

(IPC1-7): H04N5/335; H01L27/146


- european:

Application number: JP19960292450 19961105 Priority number(s): JP19960292450 19961105

Report a data error here

Abstract of **JP10145681**

PROBLEM TO BE SOLVED: To eliminate remaining fixed pattern noise of longitudinal stripes resulting from dispersion in the characteristic of circuits as well as fixed pattern noise resulting from dispersion in characteristics of picture elements. SOLUTION: In an amplifier type solid-state image pickup device that provides an output of a voltage for a signal from a pixel 11, each input of a load capacitor 16 and a dummy capacitor 17 is connected to an output terminal of a sampling switch 15, and each output of the capacitors 16, 17 is connected properly to a reference potential line 18 via reference switches 19, 20. Furthermore, an output of the load capacitor 16 is connected to an input terminal of a vertical output circuit 21 and a signal voltage Vsigl in a bright state and a signal voltage Vsigd in a dark state are read through the same signal path to eliminate not only a fixed pattern noise resulting from dispersion in the characteristic of the pixel 11 but also a fixed pattern noise of longitudinal stripes resulting from dispersion in the characteristic of the circuit.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-145681

(43)公開日 平成10年(1998) 5月29日

(51) Int.Cl.6

識別記号

FΙ

H04N 5/335 H01L 27/146 H 0 4 N 5/335 H 0 1 L 27/14 P A

審査請求 未請求 請求項の数5 OL (全 9 頁)

(21)出願番号

(22)出願日

特願平8-292450

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

平成8年(1996)11月5日

(72)発明者 上野 貴久

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 船橋 國則

(54) 【発明の名称】 固体撮像装置およびその駆動方法

(57)【要約】

【課題】 画素の特性バラツキに起因する固定バターンノイズは除去できるが、回路の特性バラツキに起因する 縦筋状の固定パターンノイズが残る。

【解決手段】 画素11の信号を電圧で出力する増幅型 固体撮像装置において、サンプリングスイッチ15の出力端に負荷キャパシタ16およびダミーキャパシタ17の各入力側を接続し、これらキャパシタ16,17の各出力側をリファレンススイッチ19,20によって適宜基準電位線18に接続するとともに、負荷キャパシタ16の出力側を垂直出力回路21の入力端に接続し、明時の信号電圧Vsiglと暗時の信号電圧Vsiglとを同一の信号経路にて読み出すことにより、画素11の特性パラツキに起因する固定パターンノイズのみならず、回路の特性バラツキに起因する縦筋状の固定パターンノイズをも除去する。



【特許請求の範囲】

【請求項1】 行列状に配列された複数の画素と、 前記複数の画素の各出力端が列単位で接続された垂直信 号線に一端が接続された第1のスイッチ手段と、

前記第1のスイッチ手段の他端に各一端が共通に接続された第1,第2の蓄積手段と、

前記第1,第2の蓄積手段の各他端と基準電位点との間にそれぞれ接続された第2,第3のスイッチ手段と、前記第1の蓄積手段の他端と水平信号線との間に接続された水平選択スイッチを含む垂直出力回路とを各列ごと 10に備えたことを特徴とする固体撮像装置。

【請求項2】 前記垂直出力回路は、前記第1の蓄積手段の他端に入力端が接続されたソースフォロワ回路と、前記ソースフォロワ回路の出力端と前記水平信号線との間に接続された水平選択スイッチとからなることを特徴とする請求項1記載の固体撮像装置。

【請求項3】 前記垂直出力回路を介して前記水平信号線に順に読み出される2つの信号の差分をとる回路を有することを特徴とする請求項1記載の固体撮像装置。

【請求項4】 行列状に配列された複数の画素と、前記 20 複数の画素の各出力端が列単位で接続された垂直信号線に一端が接続された第1のスイッチ手段と、前記第1のスイッチ手段の他端に各一端が共通に接続された第1,第2の蓄積手段と、前記第1,第2の蓄積手段の各他端と基準電位点との間にそれぞれ接続された第2,第3のスイッチ手段と、前記第1の蓄積手段の他端と水平信号線との間に接続された水平選択スイッチを含む垂直出力回路とを各列ごとに備えた固体撮像装置の駆動方法であって、

水平ブランキング期間において、先ず、前記第2のスイッチ手段のオン状態で前記第1のスイッチ手段をオンさせて明時の信号をサンプリングし、続いて前記第1のスイッチ手段をオフさせて前記明時の信号を前記第1の蓄電手段にホールドし、

次に前記第2のスイッチ手段をオフさせ、続いてオフ状態にある前記第3のスイッチ手段をオンさせ、

次に前記第1のスイッチ手段を再びオンさせて暗時の信号をサンプリングし、前記第1のスイッチ手段を再びオフさせて前記暗時の信号を前記第2の蓄電手段にホールドし、

次いで水平有効期間において、前記水平選択スイッチを オンさせて前記第1の蓄電手段の出力側の電圧を前記水 平信号線に読み出し、続いて前記第2のスイッチ手段を オンさせて基準電位を前記水平信号線に読み出すことを 特徴とする固体撮像装置の駆動方法。

【請求項5】 前記水平信号線によって時間軸上で相前後して伝送される前記第1の蓄電手段の出力側の電圧と前記基準電位との差分をとることを特徴とする請求項4記載の固体撮像装置の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固体撮像装置およびその駆動方法に関し、特に画素そのものが増幅機能を持ち、かつ画素の信号を電圧で出力する増幅型固体撮像装置およびその駆動方法に関する。

[0002]

【従来の技術】増幅型固体撮像装置としては、CMD(Charge Modulation Device)、BASIS(Base Stored Image Senser)、BCMD(Bulk Charge Modulation Device)などが知られている。この増幅型固体撮像装置では、画素そのものに増幅機能を持たせるために、MOS構造等の能動素子を用いて画素を構成していることから、能動素子の特性(しきい値電圧Vth等)のバラッキがそのまま画像信号に乗ってきてしまう。この特性のバラッキは、画素それぞれに固定の値を持つため、画面上に固定パターンノイズ(FPN;Fixed Patern Noise)として現れる。

【0003】この画素の特性バラツキに起因する固定パターンノイズを除去すべくなされた増幅型固体撮像装置の従来例を図7に示す。同図において、画素101の制御入力端が行単位で垂直選択線102の各々に接続され、各出力端が列単位で垂直信号線103の各々に接続されている。垂直選択線102の各一端は、垂直走査回路104の各行の出力端に接続されている。垂直走査回路104は、シフトレジスタなどによって構成され、垂直走査バルス ϕ V(…, ϕ Vm, ϕ Vm+1,…)を順に出力する。

【0004】垂直信号線103の各々には、NchMOSトランジスタからなる2つのサンプリングスイッチ105s,105nの各ドレインが接続されている。サンプリングスイッチ105sのゲートには、画素101から出力される画素リセット前の明時の信号電圧をサンプリングするための動作パルス ϕ OPSが印加される。また、サンプリングスイッチ105nのゲートには、画素101から出力される画素リセット後の暗時の信号電圧をサンプリングするための動作パルス ϕ OPNが印加される。

【0005】サンプリングスイッチ105s,105n 40 の各ソースは、2つのキャパシタ106s,106nの各一端にそれぞれ接続されている。これらキャパシタ106s,106nの各一端にそれぞれ接続されている。これらキャパシタ106s,106nは、明時の信号電圧と暗時の信号電圧とをそれぞれホールドするために設けられたものであり、各他端が共に接地されている。サンプリングスイッチ105s,105nの各ソースはさらに、NchMOSトランジスタからなる2つの水平選択スイッチ107s,107nの各ソースは水平信号線108に接続され、各ゲートは水平50 走査回路109の各列の出力端に接続されている。水平

走査回路109は、シフトレジスタなどによって構成さ れ、各列ごとに水平選択スイッチ107sおよび水平選 択スイッチ107nを順にオンさせるための水平走査パ $NZ\phi H$ (…, ϕHn , $\phi Hn+1$, …) を出力する。 水平信号線108は水平出力回路110の入力端に接続 されている。水平出力回路110の出力端はCDS (相 関二重サンプリング)回路111の入力端に接続されて いる。

【0007】次に、上記構成の従来装置における固定パ ターンノイズの除去のための回路動作について説明す

【0008】水平プランキング期間において、垂直走査 回路104による垂直走査によってある行が選択される と、その選択された行の画素101の画素リセット前の 明時の信号電圧と画素リセット後の暗時の信号電圧とが 順にサンプリングスイッチ105s, 105nによって サンプリングされ、かつキャパシタ106s, 106n にホールドされる。

【0009】次に、水平有効期間において、水平走査回 路109による水平走査によってある列が選択され、そ 20 の選択された列の水平選択スイッチ107s,107n が順にオンすることにより、キャパシタ106s,10 6 nにホールドされた明時の信号電圧と暗時の信号電圧 とが順次水平信号線108に読み出される。これによ り、明時の信号電圧と暗時の信号電圧とが、時間軸上に おいて列単位で相前後して水平信号線108によって伝 送され、水平出力回路110を経てCDS回路111に 供給される。

【0010】そして、このCDS回路111において、 時間軸上で相前後する明時の信号電圧と暗時の信号電圧 30 との相関二重サンプリングが行われ、その差分がとられ ることによってノイズ成分が相殺される。その結果、画 素101のしきい値電圧Vthなどの特性バラツキに起 因する固定パターンノイズの除去された信号が得られる ことになる。

[0011]

【発明が解決しようとする課題】しかしながら、上述し た従来の増幅型固体撮像装置では、画素101の特性バ ラツキに起因する固定パターンノイズについては除去で きるものの、垂直信号線103と水平信号線108との 間のサンプルホールド回路において明時と暗時の信号の 流れが異なっていることから、このサンプルホールド回 路で信号に乗ってくる成分があった場合には、CDS回 路111での相関二重サンプリング後もこの成分が残 る。

【0012】このサンプルホールド回路から乗ってくる 成分として存在するのは、サンプリングスイッチ105 s, 105nの分配ノイズなどがある。この成分が回路 特性のバラツキによって列間で異なる場合には、相関二

とになり、これが画面上に縦筋状の固定パターンノイズ として現れることになる。

【0013】本発明は、上記課題に鑑みてなされたもの であり、その目的とするところは、画素の特性バラッキ に起因する固定パターンノイズのみならず、回路の特性 バラツキに起因する縦筋状の固定パターンノイズをも抑 圧することが可能な固体撮像装置およびその駆動方法を 提供することにある。

[0014]

【課題を解決するための手段】本発明による固体撮像装 置は、行列状に配列された複数の画素と、これら画素の 各出力端が列単位で接続された垂直信号線に一端が接続 された第1のスイッチ手段と、この第1のスイッチ手段 の他端に各一端が共通に接続された第1,第2の蓄積手 段と、これら蓄積手段の各他端と基準電位点との間にそ れぞれ接続された第2,第3のスイッチ手段と、第1の 蓄積手段の他端と水平信号線との間に接続された水平選 択スイッチを含む垂直出力回路とを各列ごとに備えた構 成となっている。

【0015】本発明による駆動方法は、上記構成の固体 撮像装置を駆動するに当たり、水平ブランキング期間に おいて、先ず、第2のスイッチ手段のオン状態で第1の スイッチ手段をオンさせて明時の信号をサンプリング し、続いて第1のスイッチ手段をオフさせて明時の信号 を第1の蓄電手段にホールドし、次に第2のスイッチ手 段をオフさせ、続いてオフ状態にある第3のスイッチ手 段をオンさせ、次に第1のスイッチ手段を再びオンさせ て暗時の信号をサンプリングし、第1のスイッチ手段を 再びオフさせて暗時の信号を第2の蓄電手段にホールド し、次いで水平有効期間において、水平選択スイッチを オンさせて第1の蓄電手段の出力側の電圧を水平信号線 に読み出し、続いて第2のスイッチ手段をオンさせて基 準電位を水平信号線に読み出すようにする。

【0016】上記構成の固体撮像装置およびその駆動方 法において、水平ブランキング期間に先ず、第2のスイ ッチ手段のオン状態で第1のスイッチ手段をオンさせて 画素リセット後の明時の信号をサンプリングし、これを 第1のスイッチ手段をオフさせることによって第1の蓄 電手段にホールドする。このとき、第1のスイッチ手段 のスイッチングに伴うノイズ成分が第1の蓄電手段に乗 ってくる。次に、第2のスイッチ手段をオフさせる。こ のとき、第1の蓄電手段の入力側がフローティング状態 にあるため、第1の蓄電手段に第2のスイッチ手段のス イッチングに伴うノイズ成分は乗ってこない。

【0017】その後、第3のスイッチ手段をオンさせ、 続いて第1のスイッチ手段を再びオンさせて画素をリセ ットするなどして得られる暗時の信号をサンプリング し、これを第1のスイッチ手段をオフさせることによっ て第2の蓄電手段にホールドする。このとき、第1のス 重サンプリング後に残る成分も列間においてばらつくこ 50 イッチ手段の出力側に第2の蓄電手段が接続されている ことから、明時の信号をホールドした場合と同様に、第 2の蓄電手段に第1のスイッチ手段のスイッチングに伴 うノイズ成分が乗る。

【0018】その結果、第1の蓄電手段の出力側には、第1,第2の蓄電手段に乗った縦筋状の固定パターンノイズの一因となる回路の特性パラツキ、即ち第1のスイッチ手段のスイッチングに伴うノイズ成分がキャンセルされ、しかも明時の信号と暗時の信号との差分、即ち画素の特性パラツキに起因する固定パターンノイズが除去された信号成分に基準電位が加算されて出力される。

【0019】次いで、水平有効期間において、水平選択スイッチをオンさせて第1の蓄電手段の出力側の電圧、即ち信号成分(明時の信号と暗時の信号との差分)に基準電位が加算された信号を水平信号線に読み出す。続いて、第2のスイッチ手段をオンさせて基準電位を読み出す。

【0020】これにより、信号成分に基準電位が加算された信号と基準電位とが時間軸上において列単位で相前後して水平信号線によって水平出力回路へ伝送される。そして、後段の回路において、信号成分に基準電位が加20算された信号と基準電位との差分をとることにより、両信号に共通に乗る垂直出力回路における列間の回路の特性バラツキがキャンセルされる。その結果、画素の特性バラツキに起因する固定パターンノイズのみならず、回路の特性バラツキに起因する総筋状の固定パターンノイズが除去された信号が得られる。

[0021]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。

【0022】図1は、本発明の一実施形態を示す概略構成図である。図1において、画素11が行列状に多数配列されており、各画素11の制御入力端が行単位で垂直選択線12の各々に接続され、各出力端が列単位で垂直信号線13の各々に接続されている。画素11からは、信号が電圧として垂直信号線13に出力される。垂直選択線12の各一端は、垂直走査回路14の各行の出力端に接続されている。垂直走査回路14は、シフトレジスタなどによって構成され、垂直走査パルスタV(…, タVm, タVm+1,…)を順に出力する。

【0023】垂直信号線13の各々には、NchMOSトランジスタからなるサンプリングスイッチ(第1のスイッチ手段)15のドレインが接続されている。このサンプリングスイッチ15のゲートには、画素11から画素リセット前の明時の信号電圧と、画素11をリセットするなどして得られる暗時の信号電圧(以下、画素リセット後の暗時の信号電圧と称する)とをそれぞれ読み出すためのサンプリングパルス ϕ Vg-SHが印加される。サンプリングスイッチ15のソースには、負荷キャパシタ(第1の蓄積手段)16およびダミーキャパシタ(第2の蓄積手段)17の各一端が接続されている。

【0024】負荷キャパシタ16の他端とリファレンス電位V-Refを与える基準電位線18との間には、MOSトランジスタからなるリファレンススイッチ(第2のスイッチ手段)19が接続されている。同様に、ダミーキャパシタ17と基準電位線18との間には、MOSトランジスタからなるダミーリファレンススイッチ(第2のスイッチ手段)20が接続されている。このリファレンススイッチ19のゲートにはリファレンスパルス ϕ Vg-Refが、ダミーリファレンススイッチ20のゲートには ダミーリファレンスパルス ϕ Vg-dumy Refがそれぞれ印加される。

【0025】負荷キャバシタ16の他端にはさらに、垂直出力回路21の入力端が接続されている。垂直出力回路21の出力端は水平信号線22に接続されている。この垂直出力回路21は、例えば図2に示すように、電源Vddとグランドとの間に直列に接続されたドライブMOSトランジスタQ1および負荷MOSトランジスタQ2からなるソースフォロワ回路23と、ドライブMOSトランジスタQ1のソースと水平信号線22との間に接続されたMOSトランジスタからなる水平選択スイッチ24とから構成されている。ソースフォロワ回路23において、負荷MOSトランジスタQ2のゲートには、所定のバイアス電圧Vg-loadが印加されている。

【0026】この水平選択スイッチ24のゲートは、水平走査回路25の各列の出力端に接続されている。水平走査回路25は、シフトレジスタなどによって構成され、水平選択スイッチ24を順にオンさせるための水平走査パルス ϕ H(…, ϕ Hn, ϕ Hn+1,…)を出力する。水平信号線22は水平出力回路26の入力端に接続されている。水平出力回路26の出力端はCDS(相関二重サンプリング)回路27の入力端に接続されている。

【0027】次に、上記構成の本発明の一実施形態に係る増幅型固体撮像装置において、画素11の特性バラツキに起因する固定パターンノイズと共に、回路バラツキに起因する縦筋状の固定パターンノイズを除去するための駆動方法について、図3のタイミングチャートを用いて説明する。

【0028】先ず、信号電圧をサンプルホールドするま 40 での動作(t1~t6)について、図4の動作説明図を 参照しつつ説明する。

【0029】水平プランキング期間において、先ず、時点 t 1でサンプリングパルス ϕ V g - S Hが "H" レベルになり、サンプリングスイッチ 1 5 がオン状態となることで、画素リセット前の明時の信号電圧 V s i g l l がサンプリングされる。このとき、リファレンスパルス ϕ V g Ref が "H" レベルにあり、リファレンススイッチ 1 9 がオン状態にあるため、負荷キャパシタ 1 6 の出力側電位はリファレンス電位 V - V Ref にある。

50 【0030】次に、時点t2において、サンプリングパ

ルス ø Vg-SHが"L"レベルに遷移し、サンプリングス イッチ15がオフ状態となることにより、明時の信号電 圧Vsiglが負荷キャパシタ16にホールドされる。 この際、サンプリングスイッチ (SH Tr) 15のカ ットオフ時のスイッチングに伴うノイズ成分 Vαが負荷 キャパシタ16に乗ってくる。

【0031】次に、時点t3において、リファレンスパ ルス ø Vg-Ref が "L"レベルに遷移し、これに応答し てリファレンススイッチ19がオフ状態となる。このと き、サンプリングスイッチ15がオフ状態にあることに 10 水平信号線22に読み出される。 よって負荷キャパシタ16の入力側がフローティング状 態にあるため、負荷キャパシタ16にリファレンススイ ッチ (Ref Tr) 19のカットオフ時のスイッチン グに伴うノイズ成分Vβは乗ってこない。

【0032】次に、時点t4でダミーリファレンスパル ス ϕ Vg-dumy Refが "H" レベルとなり、ダミーリファ レンススイッチ20がオン状態となった後、時点t5に おいて、サンプリングパルス d Vg-SHが再び"H"レベ ルになり、サンプリングスイッチ15がオン状態となる ことで、画素リセット後の暗時の信号電圧Vsigdが 20 サンプリングされる。

【0033】次に、時点t6において、サンプリングパ ルス ø Vg-SHが"L"レベルに遷移し、サンプリングス イッチ15がオフ状態となることにより、暗時の信号電 圧Vsigdがダミーキャパシタ17にホールドされ る。この際、サンプリングスイッチ15の出力側にダミ ーキャパシタ17が接続されていることから、明時の信 号電圧Vsiglをホールドした場合と同様に、ダミー キャパシタ17にサンプリングスイッチ15のスイッチ ングに伴うノイズ成分 V α が乗る。

【0034】このように、サンプリングスイッチ15の 出力端に負荷キャパシタ16およびダミーキャパシタ1 7の各入力側を接続し、これらキャパシタ16,17の 各出力側をリファレンススイッチ19,20によって適 宜基準電位線18に接続するとともに、負荷キャパシタ 16の出力側を垂直出力回路21の入力端に接続し、上 述した手順で駆動することにより、負荷キャパシタ16 の出力側には、(Vsigd-Vsigl+V-Ref)と いう相関二重サンプリングされた信号電圧が導出され る。

【0035】すなわち、相関二重サンプリング動作を受 け持つ回路(負荷キャパシタ16およびリファレンスス イッチ19)と対称な形でダミーの回路(ダミーキャパ シタ17およびダミーリファレンススイッチ20)を設 け、相関二重サンプリングを行うとともに、明時の信号 電圧Vsiglと暗時の信号電圧Vsigdとを同一の 信号経路を経由して読み出すことにより、画素 1 1 の特 性バラツキに起因する固定パターンノイズのみならず、 縦筋状の固定パターンノイズの一因となる回路の特性バ に伴うノイズ成分が除去された信号電圧が得られる。 【0036】続いて、水平信号線22に信号電圧を出力 する動作(t7~t8)について説明する。

【0037】水平有効期間において、水平走査回路25 から順次水平走査パルス ø H (…, ø H n, ø H n + 1, …)が出力され、時点 t 7である列の垂直出力回路 21における水平選択スイッチ24 (図2を参照)がオ ン状態となることにより、その列の信号電圧(Vsig d-Vsigl+V-Ref) が垂直出力回路21を介して

【0038】次に、時点t8において、リファレンスパ ルスφVg-Ref が"H"レベルとなり、リファレンスス イッチ19がオン状態となることにより、リファレンス 電位 V-Refが垂直出力回路 2 1 を介して水平信号線 2 2 に読み出される。このとき、ダミーリファレンスパルス φVg-dumy Refは "L" レベルに遷移する。ただし、ダ ミーリファレンスパルス Ø Vg-dumy Refが、図3に破線 で示すように、そのまま"H"レベルを維持するように しても構わない。

【0039】このようにして水平信号線22に順次読み 出された信号電圧 (Vsigd-Vsigl+V-Ref) とリファレンス電位V-Refには、垂直出力回路21を通 過する際に、ソースフォロワ回路23 (図2を参照)の オフセットバラツキや水平選択スイッチ24のスイッチ ングに伴うノイズ成分が乗り、これらに列間でバラツキ があると、縦筋状の固定パターンノイズとなる。

【0040】ところが、水平信号線22に順次読み出さ れた信号電圧(Vsigd-Vsigl+V-Ref)とリ ファレンス電位V-Refとは、時間軸上において列単位で 30 相前後して水平信号線22によって伝送され、水平出力 回路26を経た後、CDS回路27において相関二重サ ンプリングが行われ、その差分がとられる。これによ り、縦筋状の固定パターンノイズの一因となる垂直出力 回路21における列間の回路の特性バラツキを除くこと ができる。

【0041】以上により、画素11の特性バラッキに起 因する固定パターンノイズのみならず、サンプリングス イッチ15のスイッチングに伴うノイズ成分や、ソース フォロワ回路23 (図2を参照) のオフセットバラツキ 40 や、水平選択スイッチ24のスイッチングに伴うノイズ 成分などの回路の特性バラツキに起因する縦筋状の固定 パターンノイズが除去された信号が得られる。

【0042】また、従来の増幅型固体撮像装置では、画 素リセット前の明時の信号電圧Vsiglと画素リセッ ト後の暗時の信号電圧Vsigdとが、時間軸上におい て列単位で相前後して伝送されるようになっていること から、明時の信号電圧VSiglと暗時の信号電圧VS igdの間に時間マージンを確保する必要があり、その 結果水平走査回路や後段のCDS回路におけるクロック ラツキ、即ちサンプリングスイッチ15のスイッチング 50 の位相マージンを十分に確保できなかった。

【0043】これに対し、本発明に係る増幅型固体撮像 装置では、時間軸上において列単位で信号電圧(Vsi gd-Vsigl+V-Ref) に後続するのはリファレン ス電位V-Refであることから、信号電圧(Vsigd-Vsigl+V-Ref) を読み出したら、引き続きリファ レンス電位V-Refを読み出すことができる、即ち信号電 圧(Vsigd-Vsigl+V-Ref)とリファレンス 電位V-Refの間に時間マージンを持たせる必要がないた め、従来装置に比べて水平走査回路25や後段のCDS できるという利点もある。

【0044】図5は、本発明の他の実施形態を示す概略 構成図であり、図中、図1と同等部分には同一符号を付 して示してある。

【0045】先の実施形態では、各列のリファレンスス イッチ19に対してリファレンスパルス ø Vg-Ref を共 通に与える構成としていたのに対し、本実施形態では、 各列のリファレンススイッチ19に対して各列ごとに異 なるリファレンスパルス ø Vg-Ref (…, ø Vg-Ref (n), *ϕ* Vg-Ref(n+1), …) を与える構成となってい る。このリファレンスパルス ϕ Vg-Ref (…, ϕ Vg-Re f(n), φVg-Ref(n+1), …) は、例えば水平走査回路 2 5から出力される。

【0046】この他の実施形態の動作説明のためのタイ ミングチャートを図6に示す。このタイミングチャート において、時点t1~時点t6までの動作、即ち信号電 圧をサンプルホールドするまでの動作については、先の 実施形態の場合と全く同じであり、その説明については 重複するので省略し、水平信号線22に信号電圧を出力 する場合の動作について以下に説明する。

【0047】水平有効期間において、水平走査回路25 から順次水平走査パルス ø H (…, ø H n, ø H n + 1,…)が出力され、時点t7でn列の垂直出力回路2 1における水平選択スイッチ24 (図2を参照)がオン 状態となることにより、n列の信号電圧(Vsigd-Vsigl+V-Ref) が垂直出力回路21を介して水平 信号線22に読み出される。

【0048】次に、時点t8において、n列のリファレ ンスパルス Ø Vg-Ref(n)が "H" レベルとなり、n列の リファレンススイッチ19がオン状態となることによ り、リファレンス電位V-Refがn列の垂直出力回路21 を介して水平信号線22に読み出される。このとき、ダ ミーリファレンスパルス ø V g-dumy Refは"H"レベル でも"L"レベルでも構わないが、本例では無駄のない ようにそのまま"H"レベルを維持するものとする。

【0049】次に、時点t9において、n列の水平走査 パルス ϕ Hnが消滅し、n+1列の水平走査パルス ϕ Hn+1が発生すると、n+1列の水平選択スイッチ24 がオン状態となり、n+1列の信号電圧 (Vsigd-Vsigl+V-Ref) が垂直出力回路21を介して水平 50

信号線22に読み出される。続いて、n+1列のリファ レンスパルス ϕ Vg-Ref(n+1)が "H" レベルとなり、n +1列のリファレンススイッチ19がオン状態となるこ とにより、リファレンス電位 V-Refがn+1列の垂直出 力回路21を介して水平信号線22に読み出される。 【0050】以降、順に同様の動作が1ライン分に亘っ て行われる。このようにして水平信号線22に順次読み 出された信号電圧 (Vsigd-Vsigl+V-Ref) とリファレンス電位V-Refとは、時間軸上において列単 回路27におけるクロックの位相マージンを十分に確保 10 位で相前後して水平信号線22によって伝送され、水平 出力回路26を経てCDS回路27に供給される。そし

て、СDS回路27において、相関二重サンプリングが

行われ、その差分がとられる。

【0051】以上により、先の実施形態の場合と同様 に、画素11の特性バラツキに起因する固定パターンノ イズのみならず、サンプリングスイッチ15のスイッチ ングに伴うノイズ成分や、ソースフォロワ回路23のオ フセットバラツキや、水平選択スイッチ24のスイッチ ングに伴うノイズ成分などの回路の特性バラツキに起因 20 する縦筋状の固定パターンノイズが除去された信号が得 られる。

【0052】なお、上記各実施形態では、画素11から 信号が電圧として出力される場合としたが、この例とし て、BCMDやCMDをドライブトランジスタとして用 いてソースフォロワ回路を組んだ場合や、そのソースフ オロワ回路の抵抗を容量に置き換えて容量負荷読み出し 動作を行った場合などがある。

【0053】容量負荷読み出し動作の場合には、負荷キ ャパシタ16やダミーキャパシタ17をそれぞれ明時の 30 読み出し時と暗時の読み出し時の負荷として利用する。 ただし、容量負荷動作の場合、本発明の回路に明時や暗 時の信号を読み出す直前に、垂直信号線13を一定電位 にリセットする手段(トランジスタなど)の付加が必要 になる。

[0054]

【発明の効果】以上説明したように、本発明によれば、 各画素から水平信号線に明時の信号電圧と暗時の信号電 圧とを読み出す回路において、両信号電圧の読み出し経 路を同一にしたことにより、画素の特性バラツキに起因 40 する固定パターンノイズのみならず、回路の特件バラッ キに起因する縦筋状の固定パターンノイズをも抑圧する ことが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施形態を示す概略構成図である。

【図2】垂直出力回路の構成の一例を示す回路図であ る。

【図3】本発明の一実施形態の動作説明のためのタイミ ングチャートである。

【図4】本発明の一実施形態の動作説明図である。

【図5】本発明の他の実施形態を示す概略構成図であ

る。

【図6】本発明の他の実施形態の動作説明のためのタイ ミングチャートである。

【図7】従来例を示す概略構成図である。

【符号の説明】

11 画素 13 垂直信号線 14 垂直走査回 路

15 サンプリングスイッチ 16 負荷キャパシタ 17 ダミーキャパシタ 18 基準電位線

19 リファレンススイッチ 20 ダミーリファレ ンススイッチ

12

21 垂直出力回路 22 水平信号線 23 ソ ースフォロワ回路

24 水平選択スイッチ 25 水平走查回路


6 水平出力回路

27 CDS回路


【図1】 垂直走查回路 1 2 垂直信号線 (13 垂直信号線 Q2 φVm 15 サンプリングスイッチ φVg-SH 16 負荷キャパシタ 23 ソースフォロワ回路 17 ダミーキャパシタ 19 リファレンススイッチ 20 ダミーリファレンススイッチ 垂直出力回路の一例の回路図 φVg-dummy RefdVg−Ref 26 水平出力回路 ~27 21 重直出力函路 CDS回路 22 水平信号線 水平走査回路

本発明の一実施形態を示す概略構成図

【図2】




【図3】




一実施形態の動作説明のためのタイミングチャート

【図4】




一実施形態の動作説明図

【図5】




本発明の他の実施形態を示す概略構成図

【図6】



他の実施形態の動作説明のためのタイミングチャート

【図7】



従来例を示す概略構成図

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
\square REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER: ____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.